Antilog-NPNOの構想

トランジスタ・ラダー・フィルターのTLF01の電圧電流変換&アンチログ回路のバリエーションを作る構想です。

参考
「アンチログ（電圧→電流変換）回路」
「アンチログ（電圧→電流変換）回路 その２」

NPNトランジスタとOPAMPの組み合わせなので、Antilog-NPNOと言う名前にしました。

回路は比較的かんたんですが、定数を決めるのが難しいので、ある程度試行錯誤できるようにして、ユニバーサル基板で実装したいと思います。

回路図

ブレッドボードで実験

MOD1(JP2)にArduinoLFOからのこぎり波を入力、CUTOFF(バイアス電圧)を-5V、0V、+5Vにして入出力を測定しました。出力は電流出力（吸い込み型）のため、RL=10kΩとして下記シミュレーション回路図のR10とRLの間の電位を測定しました。

ブレッドボード配線図

シミュレーション回路図

過渡解析

電源電圧: +8.96V / -9.00V

Cutoff=-4.93V RL=10kΩ

ch1:Vlfo ch2:Out

Cutoff=57.0mV RL=10kΩ

ch1:Vlfo ch2:Out

Cutoff=+4.98V RL=10kΩ

ch1:Vlfo ch2:Out