2019年5月30日木曜日

プリント基板の穴あけ加工 ミニルーターを使ってみる

tozさんにTLF01のプリント基板を焼いてもらいました。感謝です。


3枚お願いして3連の状態。基板の穴やVカット、シルクスクリーンなどは当然ながらありません。基板を分割して部品を挿入する穴を開ける必要があります。

基板の分割


以前、アルミ板を切断した方法でやってみました。参考「Nucleo DCO 一旦できたことにする。

切断するラインに合わせて曲尺をバイスで固定します。


カッターで基板に軽めの力で10回ぐらい切り込みを入れます。



木材の縁を切断するラインに合わせて、パキッと折ります。


アルミのときは片側からの切込みできれいに折れたのですが、ベーク基板の場合はバリが出てしまいました。


材質の差でしょう。余白があるので後で研磨してバリを取ればいいんですが、切れ込みを表裏両方から入れればもっときれいに折れそうな気がします。その際は、表裏の切込みがずれないように注意が必要そうです。

ポンチ打ち


ドリルを入れる前にポンチを打つのですが、いつも使っているポンチはズレやすく径も太いので、アルミ柄の千枚通しを買ってきました。先端が細いのでポンチングする位置を視認するのも楽です。短めのキリとかアイスピックとかでもいいかもしれません。


上からダイソーの精密ハンドドリル(0.8mm)、新調した千枚通し、普通のポンチ。基板の幅は95mmです。

千枚通しは普通のポンチよりやわいので、金属のポンチ打ちには向かないと思いますが、プラスチックならハンマーで打ち込まないで、ねじ込んでポンチングできます。



基板データをプリントアウトして穴の位置を確認しながらポンチを打ちました。


ネジ止め用の基板の端の穴は、ポンチングするときに割れてしまいました。縁は危険です。


ダイソーのハンドドリルで穴あけに挑戦しましたが、穴一つ開けるのも大変です。ダルくなって貫通する前に諦めてしまいました。

ミニルーター


アマゾンで小型のミニルーターが売っていたので試しに買ってみました。出力は低いですが、サイズが小さいのとコードレスなのがメリット。細径のドリルは折れやすいので、1.0mm/Φ2.35のドリルも予備として購入。



電動だと穴あけは瞬殺です(^q^/

↑ポンチ打ちはうまくいったけど3.2mmのドリルを使ってさらに縁が割れてしまった

ただ、千枚通しでポンチングしただけだとドリルの刃先が滑っていらんところを穿孔しがち。最初はいいんですがだんだん削りカスがポンチ穴につまって用をなさなくなってしまいます。

途中からは前述のダイソーのハンドドリルで少しほじってから、電動で穿孔するようにしました。

電動での穿孔は停止時に刃先でポンチ穴を探って、垂直を確保、少し圧をかけてスイッチオン→貫通した感触でドリルを抜く→スイッチオフという風にするのが良さそうです。

今回購入したTacklife PCG01Bは電源スイッチが尻尾の方にあるのと、電源OFFにするのに2秒以上長押ししないといけない点が若干不便です。それでも手動より断然楽ができます。

あと、スイッチを押すと低速から始まりスイッチを押すごとに回転数が上がる仕様なのですが、スイッチ・オン時は一瞬高回転になってから低速になります。これが良いのか悪いのかは使い方次第かな?


↑こういうふうに持たないと片手で電源スイッチを押せない。

作業時間は、ポンチ打ちが約40分、ドリル穿孔が約60分でした。初回なのでいろいろ失敗してますが、まずまず。この基板も動作確認ぐらいはできそうなのではんだ付けまでやってしまいます。

あと2枚猶予がありますし。

なんだかんだ言って手動のピン・バイスもあったほうがよさそうなので、いずれ購入するつもりです。

2019年5月23日木曜日

Analog VCO ブレッドボードで実験

前回シミュレートした回路をブレッドボードで実験しました。

ヒステリシス付きコンパレーター


回路図

ブレッドボード図


左側のOPAMP周りがヒステリシス付きコンパレーター本体です。右側はファンクション・ジェネレーターの三角波出力に+5VのDC成分を重畳させるための非反転加算回路です。

OPAMP: NJM4580DD
電源: +11.64V / -11.43V
信号源: AD9833-FG

入出力

ch1:IN ch2:OUT

シミュレーション時と同じく、三角波から矩形波を生成できました。

Analgo VCO


回路図

ブレッドボード図


左側のOPAMP周りがヒステリシス付きコンパレーター、右側が積分器です。周波数を決めるCVは電源をPOTで分圧して使いました。

OPAMP: NJM4580DD
電源: +11.61V / -11.33V

CV=2.00V

Ch1:TRI_OUT ch2:SQR_OUT

CV=2.00V (三角波出力・AC結合)

Ch1:TRI_OUT

きれいな三角波が出力できています。

CVを1V~10Vまで1V刻みで変化させて、出力周波数をプロットしました。


測定データ

CV(V) Frequency(Hz)
1.01 57.55
2.02 115.9
2.98 171.9
3.99 230.1
5.03 288.6
6 345.8
7 402.7
7.99 460.1
9.01 517.8
9.97 569.8

CVの電圧と出力の周波数はいい感じで比例しています。前段にアンチログ回路をつけて、Oct/Vの特性を持たせようと思います。

2019年5月21日火曜日

Analog VCOの構想

DASS01に組み込むAnalog VCOを作りたいと思います。例によって一番簡単そうな回路を使います。OPAMPを使ったヒステリシス付きコンパレーターと積分器の組み合わせで、入力電圧(CV)に比例した周波数の矩形波と三角波を出力するものです。

参考
新日本無線の「オペアンプの応用回路例集」の「電圧制御発振器(VCO)」
トランジスタ技術2015年8月号 特集・第4章「ラックマウント型モジュラ・アナログ・シンセサイザ」のVCO
「Melodic Testbench」さんの「VCO Theory



シミューレーション回路図

U1周りが積分器、U2周りがヒステリシス付きコンパレーターです。U2まわりはコンパレーターなので、出力はHまたはLになり、Q1をスイッチングします。Q1のOn/OffでU1周りの積分器の充放電をコントロールします。

過渡解析

CVを1V~5Vで1V刻みでパラメータ解析しました。出力周波数は100Hz~245Hz程度になっています。

三角波出力(TRI_OUT)は5.1V~6.3V程度の振幅ですが、矩形波出力は電源レールいっぱいの振幅なので、音源として使う場合はDC成分の除去やレベル合わせが必要になりそうです。

このVCOの動作の詳細や数学的な検証は「Melodic Testbench」さんの「VCO Theory」で詳しく述べられています。数式が出てきますが、キルヒホッフの法則と「Q=It」「Q=CV」あたりがわかれば大丈夫です。

ヒステリシス付きコンパレーターと積分器をそれぞれ単体でシミューレーションしました。

ヒステリシス付きコンパレーター


シミューレーション回路図

過渡解析

入力は積分器から出力される三角波です。

ヒステリシス付きコンパレーター(反転回路)なので、入力の三角波(V(in))がH→LのときとL→Hのときで閾値が異なっていて、矩形波が出力されます(V(sqr))。入力と出力では位相が反転しています。

積分器(Q1 off時)


シミューレーション回路図

Q1がOffのときVCOの回路図のR4より下は無視できます。Q1がOffのときC1は放電され出力電圧は低下します。

過渡解析

放電は直線的に行われます。

積分器(Q1 on時)


シミューレーション回路図

Q1がOnのときVCOの回路図のR4はGNDに接地しているのと同等です。Q1がOnのときC1は充電され出力電圧は上昇します。

過渡解析

充電も直線的に行われます。

Q1のベースに矩形波が入力されるのでOn/Offが繰り返され、出力は三角波となります。

メモ:


理屈ではそうだろうと思いますが、連結すると発振器としてちゃんと動作するところがすごいですね。

過渡解析の「.tran」コマンドに「startup」オプションをつけていますが、つけなくても発振をシミューレートできるようです。


2019年5月17日金曜日

MIDI CV Converter MIDI_CV_CONV プラケースに収めた。

むき出しのまま使っていたMIDI_CV_CONVをプラケース(秋月の大型ポリカーボネート・ケース 140)に収めました。

DASS01と合わせてラックマウントで使うかどうか迷っていたのですが、DASS01でやらかしてしまったので一旦整理することにしました。

中の配線

GATE信号表示用のLEDは、すべてプラス・マイナスの2線で配線したので、線材の本数が増えて大変でした。

上面

LEDは対応するGATE出力のミニジャックの直上に来るように配置しました。LEDの固定方法はグルーガンです。ケースが透明なのでグルーが透けて見えてカッコ悪いです。

背面

MIDI-THRUはDIN-5のコネクタの手持ちがないので、穴だけ開けておきました。

ケースに高さがもう少しあれば収納するのも楽なんですが。

2019年5月8日水曜日

TDA1543とTDA1543Aの違い(I2SとJapanese Format)

I2SのDACとして実験するのにTDA1543は便利です。ブレッドボードで使いやすいDIPパッケージで、電源も5Vで使えます。

I2Sの実験用にAliExpressで安く出ていたので買ってみたのですが、「TDA1543」ではなく、A付きの「TDA1543A」でした。

最初パチもんをつかまされたかと思いました。「A」がつくかつかないかでデータ転送のフォーマットが違うそうです。

TDA1543

TDA1543A

TDA1543はPSoC 5LPで使ったことがあるので検証しました。

検証用のPSoC 5LPのプロジェクト
https://github.com/ryood/TDA1543A

ブレッドボード配線図

出力波形


TDA1543

ch1:AOR ch2:AOL

サイン波の波形が歪んでいるのは抵抗1本でI-V変換しているためです。ガタガタは16bit/48kHzのD-A変換のためです。

TDA1543A

ch1:AOR ch2:AOL

無印と「A」付きは、ピンはコンパチですが、差し替えると波形がグチャグチャです。

データーシートを見ると

TDA1543 (I2S)

TDA1543A (Japanese format)

比べるとWSがL/Hするのと、DATAの頭と尻尾のタイミングが違っています。

自前でハードウェアを作るとか、コーディングするとかしないと「A」付きは難しそうです。

2019年5月5日日曜日

DASS01でやらかした。その2

前回TLF01の電解コンが外観でわかる破損をしているのを見つけました。

OPACHK-VFで、TLF01で使っているOPAMPのTL072の生死を判定すると、見事にNGでした。


ch1:IN ch2:TL072-1PIN


ch1:IN ch2:TL072-7PIN

ボルテージフォロアなので、正常なOPAMPなら入出力とも同じ波形になります。

アンチログ回路


TLF01が死んでいるとして、Antilog-MMとAntilog-NPNOが正常に動作するかどうか確認。設計時に単体でテストしているので再現しました。

Antilog-MMとAntilog-NPNOは電流出力のため、「はんだ付け完了」時と同じく負荷抵抗に出力電流を流して、電圧降下の具合を測定しました。

入力: Arduino LFO
電源: 電流/電圧計付可変両電源  (+8.99V / -9.13V)

Antilog-MM


回路図

アンチログ回路 AntiLog-MM はんだ付け完了」で単体での動作を確認しています。

このときはサイン波を入力して出力を見ましたが、今回はのこぎり波を入力して出力を見ました。

負荷抵抗 RL: 10kΩ


ch1:入力 ch2:出力

※きれいな出力結果に見えるように、回路図のトリム(R6)を調整しています。

この基板は生きています。

Antilog-NPNO


最近組んだばっかりですが、動作状態は確認しています。(参考「Antilog-NPNO はんだ付け完了」)

回路図

こちらものこぎり波を入力して、出力を観測です。

負荷抵抗 RL: 10kΩ

ch1:入力 ch2:出力

負荷抵抗 RL: 47kΩ

ch1:入力 ch2:出力

Cutoff電圧を調節して(Cutoff=6.70V)、出力波形がきれいな指数カーブになっている波形も記録していたつもりでしたが、保存できていなかったようです。

ま、ともあれAntilog-NPNOも生きています。

TLF01 


本題です。

この基板が怪しいことは、絞りきれました。壊れたTL072を新品に交換。LTSpiceでシミューレーションして実際の回路と比較しました。

回路図


シミューレーション回路図

Trが破損している可能性が高いのですが、各TrのBに与えているバイアス(V1~V5)は抵抗による分圧です。

過渡解析

実測値
電源電圧: +8.99V / -8.97V
V1 6.04V
V2 4.90V
V3 3.77V
V4 2.63V
V5 1.499V

バイアスは正常です。

Q9とQ10のベースは差動入力です。

過渡解析

Vb9

ch1:入力信号 ch2:Vb9

Vb10

ch1:入力信号 ch2:Vb10

入力側(Vb9)はシミューレーション通りですが、反転入力側(Vb10)は信号が現れず、帰還がかかっていません。

V6~V11は各Trのエミッタの電位です。各Trのコレクターエミッタ間で電圧降下していきます。

過渡解析

実測値
V6 5.46V
V7 4.74V
V8 3.96V
V9 3.12V
V10 1.75V
V11 0mV

V6~V11はだいたいOKですが、V11がGNDレベルになっています。ということはトランジスタ・ラダーに電流が流れていないことになります。

Q1~Q10のVbeをテスタ(ダイオード・モード)で測定すると0.6V~0.7Vの範囲内に収まっていました。

回路図のJP8をオープン、JP6間に電流計(テスタ)をつなぎ、J1のドレイン-GNDに5Vを印加すると、9.8mAでした。これはJFETのIDSSで、2SK170-BLの仕様(6.0mA~12mA)通りです。

各TrのVbeは正常のようで、V6~V10までは電圧が出ているんですが、トランジスタ・ラダーのコレクタ-エミッタに電流が流れていないような現象です。どこかのコレクタ-エミッタ間が破壊されているんでしょうか?

テストの仕方を間違えているのかもしれません。


ユニバーサル基板で再度実装するのは大変なので(1日実働4時間で3日ぐらいかかる)、tozさんのご厚意で基板を焼いてもらえることになりました。

あらたに回路を組んで比較しながら検証したいと思います。