2018年6月16日土曜日

トランジスタ・ラダー・フィルター TLF01の構想

波形の測定はブレッドボードでもある程度できますが、VCO/VCAなどをつないでの実験はブレッドボードではきついので、トランジスタ・ラダー・フィルターをTLF01という名前で試作することにしました。

回路図

本来はカットオフ周波数を制御する電流源は、アンチ・ログ(電圧→電流変換)回路で行いますが、簡易的にJFETの可変電流源を使うことにしました。電圧制御ではなくPOTで電流を可変します。

また、外部にアンチ・ログ(電圧→電流変換)回路を繋げられるようにJP8(IctrlSelect)で切替可能にしました。

定数を変更できるように一部の部品はピンソケットで実装して差し替えできるようにしています。

差動増幅回路のR9、R10


R9、R10の値を変更するとIC1B周りの差動増幅回路の増幅率が変わります。10倍増幅と100倍増幅でQが上がる周波数が変わるのは前回実験しました。

R9, R10=100Ω (Av=1000)

R9, R10=1kΩ (Av=100)

R9, R10=4.7kΩ (Av=47)

R9, R10=10kΩ (Av=10)

トランジスタ・ラダーのC3~C6


0.068uFで実験していますが、この値を変更するとカットオフ周波数が変化します(CR LPFのCと同じ)。

C3~C6=0.068uF

C3~C6=0.1uF

C3~C6=1uF

バイアス電圧を決めるR3

R3の値を変更するとT1~T10のベース・バイアス電圧が変化します。Qが若干変わるようです。

R3=10Ω

R3=220Ω

R3=390Ω

帰還に入れるACカップリング用のC7


C7の値を変更すると周波数特性が変化します。

C7=1uF

C7=10uF

C7=100uF

JFET電流源のR16


R16はPOT(JP6)の抵抗値にはかせるゲタです。POTの効きを調整します。

基板設計


基板図

※配線まだ。

部品並べ