2018年1月9日火曜日

Tr回路の実験 ベース接地

ベース接地回路のメリットは高周波数まで帯域が伸びていること、デメリットは入力インピーダンスが低いことです。

シミュレーション回路図

信号源はAD9833の出力を想定して0.6Vp-p単電源波形の1MHzのサイン波とし、出力インピーダンスを270Ωとしました(Rin=270Ω)。

回路の増幅率は、R3 / R4で決まるのでR3を5kΩ、6kΩ、7kΩにしてパラメータ解析しました。増幅率はそれぞれ、5倍、6倍、7倍になります。

過渡解析

R3が7kΩ(赤色の線)のとき出力V(out)の波形の下側がクリップしています。なのでこの条件だとクリップしない増幅率の上限は6倍程度です。

R3=6kΩ(青色の線)のとき増幅率は6倍のはずですが、シミュレーション結果をみると入力(V(vgen))の振幅が600mVp-p、出力(V(out))の振幅は2.2Vp-p弱なので

2.2V / 0.6V ≒ 3.67

になっています。

入力インピーダンス


回路の入力インピーダンスは、R1//R4=500Ωで、信号源の出力インピーダンスは270Ωなので、500Ω / (270Ω + 500Ω) ≒ 0.65減衰します。R3=6kΩの時の増幅率と掛け算すると0.65 * 6 = 3.6と上のシミュレーションとほぼ合致します。


C2通過後のエミッタへの入力ポイント(V(n001))をシミュレートすると、電位は+0.9V程度シフトされ、0.4Vp-p程度の振幅に減衰しています。

Q1の各端子の電位



ベース電位(V(vb)は+2.4V強でR1、R2のバイアス回路によるものです。エミッタ電位(V(ve))は1.8V強でベース電位からベース-エミッタ間電圧分(約0.6V)低くなっています。

コレクタ電位(V(vc))はR3=7kΩのとき、下側がエミッタ電位に制限されてクリップしています。これが出力がクリップする原因です。エミッタ接地回路と同様、闇雲に増幅率を上げようとR3(コレクタ抵抗)の値を大きくしてもムリなことがわかります。

周波数特性


ベース接地回路とエミッタ接地回路の周波数特性を比較しました。

ベース接地回路シミュレーション回路図

エミッタ接地回路シミュレーション回路図

ベース接地回路AC解析

エミッタ接地回路AC解析

-3dBのポイントをLTSpiceのカーソルで測ると、ともに10MHz付近になりました。ベース接地の方が良くなるはずなのですが。ゲインを見るとベース接地回路は高域がどんどん落ちています。何か変なんでしょうか(@@?

ベース接地回路の低域の減衰は、入力インピーダンスが低いのためで、ACカップリングしているC2の値を大きくすれば改善されます。

C2=100uFとした場合

ベース接地キャパシタ


C1はベースを交流的に接地するためのもので、値をある程度大きくするように書いてありましたが、シミュレーションではそれほど大きな影響はないようです。←ACカップリング用のC2方が影響大。

C2=100uF、C1=1uF、10uF、100uFでシミュレーション