FV-1のテスト用の基板を製作しました。FV-1は秋月のDIP化モジュールを使用しています。
回路図
FV-1 DIP化モジュールに掲載されている回路図をもとに、ピンヘッダをジャンパでショートすることで内蔵プログラムを選択できるようにし、パラメータ設定用のPOTも使えるようにしています（基板上では3pinのピンヘッダを出している）。
FV-1は3.3V駆動で、アナログ入力は -0.5/Min、AVDD+0.5V/Maxとなっているためショットキーバリアダイオードで過電圧保護しています。
入力保護のシミュレーション
入力部の特性をLTSpiceでシミュレーションしました。データシートにアナログ入力インピーダンスは、80kΩ/Min、120kΩ/Maxとあるので100kΩの抵抗で置き換えています。
シミュレーション回路図
実験ではSBDは1S4を使いましたが、Deviceが見当たらないのでシミュレーションでは1N5819を指定しています。
+1Vpp入力の過渡解析
正側の1Vpp/1kHzのサイン波を入力した場合の過渡解析です。下側が少し歪んでいます。
±5Vpp入力の過渡解析
±5Vppのサイン波を入力した場合の過渡解析です。-0.2V～+3.5Vで振幅が制限されています。
AC解析
秋月の作例から定数を決めたのですが帯域が少し狭いですね。3kHzで-3dBとなっています。
出力フィルタのシミュレーション
シミュレーション回路図
RC一次のLPFとHPFの組み合わせです。
AC解析
高域のカットオフ周波数は70kHz付近です。FV-1のサンプリング周波数Fs=48kHzなので少し広すぎですね。24kHzあたりで切りたいところです。
実験
+1Vpp入力
正側の1Vpp/1kHzのサイン波を入力した場合、やはり下側が少し歪むようです。
±5Vpp入力
±5Vppのサイン波を入力した場合、-0.21V～+3.54Vで振幅が制限されています。FV-1の絶対定格ではVDD=3.3Vの場合、-0.5V~+3.8Vなので振幅制限は十分でしょう。
入力部の周波数特性
実験でもカットオフ周波数は3kHz付近となりました。
出力部の周波数特性
高域のカットオフ周波数は70～80kHz付近です。
入力部の周波数特性の帯域を広げる
C7を0.047uFをFV-1のデータシートのアプリケーション・ノートの定数、1nF(1000pF)程度にすると改善します。
シミュレーション回路図
AC解析
このコンデンサ（C7）はピンソケットを使わず直にはんだ付けしてしまっているので交換しづらいです。どの定数がいいかは音出ししてみないとわかりません。入力バッファとDRY/WETを調節する出力ミキサ部を製作する予定です。
0 件のコメント:
コメントを投稿