トランジスタ・ラダー・フィルター TLF01 はんだ付け完了

回路図

基板図

部品面（部品挿入なし）

部品面（部品挿入あり）

ハンダ面

試作がやりやすいように、念の為両面基板をつかったので、うっかり隣のホールにつけてしまったハンダは除去するのが大変なので放置しています。

電源用のコネクタは日圧NHを使いました。コネクタの専有面積は大きい方で高さも高い方なのですが、基板側のポストが普通のピンヘッダの様にICクリップやオシロのプローブが当てやすく、ロック機構があるのでケーブル側のコネクタを嵌めると普通のピンヘッダより抜けにくいという代物です。

結線図

<追記:2018.06.27> Cutoff制御用のPOTは100kΩ/C </追記>

簡単に動作確認は行いました。

テストも含めて1日4時間程度の作業で3日かかったので12時間程度の作業です。ユニバーサル基板のはんだ付けは大変なので、これも電圧→電流変換部のテストがうまくいったらプリント基板を焼いてもらおうと思っています。

Github:
https://github.com/ryood/TLF01

メモ：

消費電流：+19.72mA / -10.78mA

トランジスタ・ラダー・フィルター TLF01の構想

波形の測定はブレッドボードでもある程度できますが、VCO/VCAなどをつないでの実験はブレッドボードではきついので、トランジスタ・ラダー・フィルターをTLF01という名前で試作することにしました。

回路図

本来はカットオフ周波数を制御する電流源は、アンチ・ログ（電圧→電流変換）回路で行いますが、簡易的にJFETの可変電流源を使うことにしました。電圧制御ではなくPOTで電流を可変します。

また、外部にアンチ・ログ（電圧→電流変換）回路を繋げられるようにJP8(IctrlSelect)で切替可能にしました。

定数を変更できるように一部の部品はピンソケットで実装して差し替えできるようにしています。

差動増幅回路のR9、R10

R9、R10の値を変更するとIC1B周りの差動増幅回路の増幅率が変わります。10倍増幅と100倍増幅でQが上がる周波数が変わるのは前回実験しました。

R9, R10=100Ω (Av=1000)

R9, R10=1kΩ (Av=100)

R9, R10=4.7kΩ (Av=47)

R9, R10=10kΩ (Av=10)

トランジスタ・ラダーのC3~C6

0.068uFで実験していますが、この値を変更するとカットオフ周波数が変化します（CR LPFのCと同じ）。

C3~C6=0.068uF

C3~C6=0.1uF

C3~C6=1uF

バイアス電圧を決めるR3

R3の値を変更するとT1~T10のベース・バイアス電圧が変化します。Qが若干変わるようです。

R3=10Ω

R3=220Ω

R3=390Ω

帰還に入れるACカップリング用のC7

C7の値を変更すると周波数特性が変化します。

C7=1uF

C7=10uF

C7=100uF

JFET電流源のR16

R16はPOT（JP6）の抵抗値にはかせるゲタです。POTの効きを調整します。

基板設計

基板図

※配線まだ。

部品並べ

トランジスタをVbeで選別

トランジスタのhFE、Vbeの測定にAVRトランジスタテスターを使っていましたが、精度が不明です。測定しなおすと値がまるで違ったりします。

測定時間もそこそこ長くかかります。

定電流源を使ったVbeの測定

「達人と作るアナログシンセサイザー自作入門」で紹介されているVbeの測定方法を試しました。

シミュレーション回路図

Q2が検査対象のNPNトランジスタです。

OPAMP U1とNPNトランジスタQ1周りの定電流源を使ってQ2のエミッタ電流を引っ張ります。Q2のエミッタ電流は100uAになるように定数を決めています。

OPAMP U1はVrefとVe1が等しくなるように働きます。

各部の電位

定電流源の出力電流I(R1)は0.1mA（100uA）になっています。

V(out) - GND間の電圧を測定すればQ2のベース・エミッタ電圧が計測できます。

ブレッドボード配線図

Q1: 2SC1815GR
U1: TL072

トランジスタのVbeは2mV/℃の温度計数があるので、測定時には作業用手袋をしてピンセットを使って熱が伝わらないようにしました。マスクも着用（＾ｑ＾；

電源はヘッドホンアンプ用に作った±9V安定化電源を使用しました。

実験結果

室温: 25.7℃～25.2℃
電源電圧: +8.95V / -9.05V

Vc1 -1.617V
Vb1 -3.518V
Ve1 -4.102V
U1+ -4.101V

2SC1815GR 80本を測定。

測定時にVbeの値が徐々に大きくなるので変化がゆるくなるタイミングで計測しました。

Vbe(mV)	個数
573	1
574	0
575	1
576	0
577	16
578	34
579	26
580	9
581	0
582	2
583	0
584	2
585	2
586	0
587	1

選別後何本か測定しなおしましたが、誤差1mV程度で収まっているようです。

トランジスタ・ラダー・フィルターの実験 その６

前回実験した回路で一部定数を変更してQコントロール（レゾナンス）の効きを良くしました。

シミュレーション回路図

U1周りの差動増幅回路のR10、R11を1kΩにして増幅率100倍(40dB)としました。また、R2の値を220ΩにしてV5の電位が多少高くなるようにしました。

AC解析

Q値が高くなるカットオフ周波数が前回の定数の時よりも低くなっています。理由はわかりません（＾ｑ＾；

各部の電位

V5の電位は1.75V付近になりました。

実験での測定

ブレッドボード配線図

電源電圧 +8.92V / -8.99V

Point	V	Diff(V)
VCC	8.86	1.91
V1	6.95	1.3
V2	5.65	1.314
V3	4.336	1.3
V4	3.036	1.313
V5	1.723

差動増幅回路 トランジスタ２段

Analog2.0のVCFで使われている差動増幅回路です。MiniMoogのVCFの差動増幅回路も定数は違いますが同じ回路が使われています。

シミュレーション回路図

差動増幅回路のNPNトランジスタを２段直結しています。一見するとダーリントン接続に似ていますが、１段目のTr（Q1、Q2）のエミッタが２段目Tr（Q3、Q4)のベースに接続しているだけでなく、100kΩのRを通してVEEに接地しています。

入力はV3、V4で+8Vにシフトした10mVp-pの逆位相のサイン波です。

「OUT」が回路の出力で、「Feedback」はトランジスタ・ラダー回路へのフィードバックです。

過渡解析

V(out)は約2.6Vp-pで入力に対して約260倍(48dB)で、V(feedback)は約396mVで入力に対して約40倍(20dB)です。

ダーリントン接続

ダーリントン接続と比較してみます。

シミュレーション回路図

R2とR3を取り除きました。

過渡解析

V(out)は約1.6Vp-pで入力に対して約160倍(44dB)で、V(feedback)は約244mVで入力に対して約24.4倍(28dB)です。１段目のエミッタを接地した方が、ダーリントン接続よりも増幅率が高くなっています。

いずれにせよ増幅率はTrのhFE依存していて目いっぱい増幅率を稼ぐ回路です。

増幅率を制限する

ダーリントン接続の場合Q3、Q4にエミッタ抵抗R2、R3を入れると増幅率を制限できます。

シミュレーション回路図

コレクタ抵抗RC = R6 + R7 + R8 = 1227Ω、エミッタ抵抗RE = 100Ωで、増幅率Av = RC / 2RE = 6.135(15.8dB)となります。

過渡解析

V(out)は約109mVp-pで入力に対して約10.9倍(20.7dB)です。少し大きいですね。

AC解析

AC解析するとV(out)は15.4dB程度になっています。何か変（＠＠？

トランジスタ・ラダー・フィルターの実験 その５

トランジスタ・ラダー・フィルターのカットオフ周波数コントロール電流源に、アンチ・ログ回路をつなぐ前にJFETの可変定電流源をつないで音出ししました。

※音量は絞ってますが急に大きくなるので注意

↑50Hzと440Hzのノコギリ波を入力し、フィルターの開閉、フィードバック量を調整してQをコントロールしています。

回路図

ブレッドボード配線図

すっぴんの出音とは言え、Qコントロール（レゾナンス）の効きがいまいちなのでもう少し考えます。

JFETを使った可変電流源

自作の可変電流源は吐き出し型で吸い込み型では使えません。

参考「トランジスタ・ラダー・フィルターの実験 その３」

エミッタ側を出力とすれば吸い込み型になるかと思ったのですが思い違いでした。TrをPNPではなくNPNにする必要があります。

トランジスタを使った定電流回路の基本形

Current SinkがNPNを使った吸い込み型の定電流回路、Current SourceがPNPを使った吐き出し方の定電流回路です。

ベースに印加した電圧によって、エミッタ抵抗Rに一定の電流が流れ、エミッタ電流≒コレクタ電流なのでコレクタ側から一定の電流を取り出せるという仕組みです。

エミッタ側に負荷を入れると定電流源にはなりません。

自作の可変電流源を吸い込み型にしようと思うとNPN Trにして作り直す必要があります。

JFETを使った定電流源

自作の可変電流源は入力電圧に比例して電流を取り出せますが、少々回路が複雑です。バイポーラトランジスタではなくJFETを使えばかなり簡単に定電流源が作れます。

「回路の素101」と「続・トランジスタ回路の設計」を参考にしました。


回路図

JFETのゲート・ソース間を直結してVGSを0VにするとJFETのIDSSの定電流源になります。

手持ちの2SK170-BL（IDSS:6.0~12mA）と2SK30ATM-Y（IDSS:1.20~3.00mA）で測定しました。

ブレッドボード配線図

JFETのソース側（吐き出し型/Low Side）とドレイン側（吸い込み型/Hi Side）に直接テスター（OWON B35/mA/DC）を入れて電流を測定しました。ソース電流＝ドレイン電流なのでどちらも同じ電流値になります。

2SK170-BL	Low Side	8.58mA
2SK170-BL	Hi Side	8.56mA
2SK30ATM-Y	Low Side	1.82mA
2SK30ATM-Y	Hi side	1.82mA

テスターのOWON B35のmA/DCモードは十分に内部抵抗が小さいので（参考「OWON B35を購入しました」）直接回路に入れて測定しましたが、内部抵抗の高いテスターの場合は正しく測れません。

DER EE D-200AのmA/DCモードで測定

同じ回路ですが、測定値は1.93mAになっています。D-200Aでも10Aモードは内部抵抗が低いので精度は粗いですが正しく測定できました。

DER EE D-200Aの10A/DCモードで測定

JFETを使った可変電流源

JFETのソースとゲートの間に抵抗を入れるとソース電流=ドレイン電流を制限できます。

シミュレーション回路図

RIの値を100Ω～100kΩにしてパラメータ解析しました。

出力電流（2SK170）

RIの値によって5uA～2.5mA程度で出力電流が変化しています。

同じ回路でJFETのモデルをJK30に変更してシミュレーションしました。

出力電流（2SK30）

RIの値によって15uA～1.5mA程度で出力電流が変化しています。

2SK170の方が出力できる電流の幅が大きいのは、下の伝達特性のグラフの通りID/VGSの傾き（gm）が大きいためです。

2SK170 / 2SK30の伝達特性

ブレッドボード配線図

Parts	Side	RI=100Ω	RI=1kΩ	RI=10kΩ	RI=100kΩ
2SK170-GR	Hi Side	2.12mA	0.34mA	0.04mA	0.01mA
2SK170-GR	Lo Side	2.12mA	0.34mA	0.04mA	0.01mA
2SK30ATM-Y	Hi Side	1.46mA	0.59mA	0.10mA	0.02mA
2SK30ATM-Y	Lo Side	1.47mA	0.59mA	0.10mA	0.02mA

2SK170-GR+100kΩトリム

2SK170-GRを使ってRIを100kΩのトリムを使って連続可変にしました。

ブレッドボード配線図

トリムを回してドレイン電流は5.1uA~8.47mAに変化しました。2SK30ATMの場合は12.2uA～1.82mAでした。

実験中のトランジスタ・ラダー・フィルターで、カットオフ周波数のコントロール電流源に使ってみたいと思います。