2020年11月30日月曜日

Antilog-NPNO Ver1.1 PCB版

テスト実装しました。


回路図

トランジスタ(Q1、Q2)と抵抗(R13)を熱結合しやすいように配置しました。R13は3300ppmの温度補償抵抗を使い、エポキシ接着剤で固める予定です。

エポキシ接着剤での熱結合のテスト


DC電位


入力をGNDに落とした場合の各部の電位をテスタで測定しました。

シミュレーション

fV、nV、uVという値が表示されていますが、実際にはなかなか測定できませんので0V(GND)として扱います。

測定値

入出力

シミュレーション回路図

CVに与える電圧をパラメータとしてDC解析を行いました。.paramコマンドで出力の振幅を調節するRsを変化させています。

出力電流

出力電流(縦軸:対数軸)

出力電圧([MEAS]の点)

テスト用ブロック図

Analog Discovery 2を使い、±1Vのノコギリ波を入力して出力電圧を測定しました。

テストの様子

Adj=0Vの場合

出力がレファレンス電圧(5V)側に偏っているので、Input_Adjトリム(RV3)を調節します。

約0V~3.5Vの出力、電流検出抵抗10kΩですので、出力は約0uA~350uAの吸い込み電流となります。

Analog Discovery 2でCSVでExportしてエクセルでグラフ化しました。


縦軸は対数軸で、直線であればIoutは指数関数となります。(オレンジの点線は直線)

グラフの乱れはノコギリ波の垂直部分でプロットされているためです。

メモ


POTの端子(1-2-3)が逆。
VCOの場合CVの直入力が必要。

0 件のコメント:

コメントを投稿