ロジックICでクロックノイズを低減する

自作の「矩形波だけのファンクションジェネレーター」は意外と使い出があってもう少し改良しようと思っている。

Digital出力をそのまま使うことがほとんどで、OPAMPを使った出力バッファを通すと波形がなまりまくるのでこちらはあまり使っていない。
→Digital出力と便宜上書いてますが、Digital信号ではなくてアナログ回路を通さずにAVRのPWM出力そのままという意味です。

Digital出力の問題は

• AVRのクロックノイズが載っていて気分が悪い
• 5Vp-pなのでそのまま測定対象につっこむには躊躇してしまう

クロックノイズの除去にOPAMPを使ったLPF、BPFを試してみたが、矩形波の直角な感じの波形が大事なのにこれが鈍ってしまってなかなか使いづらくなった。

ロジックICならもともと「あり」か「なし」かの世界なので、これでクロックノイズを除去できないかと思って実験してみた


使ったICは74HC125という3-State Bufferだ。
→ほんとはインバーターの74HC04とか素のバッファICを使いたかったが手持ちがなかった

*Aの入力をそのまま強くして*Yから出力するという回路で、OE（アウトプット・イネーブル）がLのときバッファが働き、OEがHのときは出力の*Yがハイ・インピーダンスになって出力が切り離されるという回路だ。


ブレットボード図

74HC125には3-Stateバッファが4回路入っているので1個だけ使って、残りの3回路はOE、*A（入力）をVCCにつないだ。

電源には自作の5V/3.3V安定化電源の3.3V出力を使った。

電源電圧をテスターで測ると3.36Vだった。


「矩形波だけのファンクションジェネレーター」のDigital出力から5Vp-pの矩形波を出力してオシロで見てみた。

1kHz、Duty比50%

赤色が入力、黄色が出力

ノイズは低減されてそうだ！

立ち上がり拡大

立ち上がり波形ではオーバーシュートは抑制されているようだが、逆に若干振動が出ているようだ。

立ち下がり拡大

立ち下がりは良好


結論としては、ロジックICで矩形波のクロックノイズは低減できてOPAMPとは違って波形の崩れもほとんどない。

今回は3-State Bufferを使ったが、NOT回路とか単なるバッファとかも仕入れて実験してみたいと思う。DATASHEETに載ってるスペックじゃわからないですし。


ここでノイズを低減できてある程度駆動力が稼げれば出力レベルの調整は最終段にPOT1発でいいような気もする。

VGND/GNDの切り替えはMOS-FETのスイッチをやめて物理的なスイッチすればいいかな。

ファームウェアも改良したいし

う～ん（＾ｑ＾；