シミュレーション
回路図（3次）
1kΩの抵抗と0.01uFのコンデンサでカットオフ周波数は約16kHz。フィルタの特性は特に考えずに同じものを並べてみた。
RLは負荷抵抗で、VCVS LPF シールドの入力インピーダンスと同程度になるように10kΩとした。
AC解析
パッシブ・フィルターなので出力レベルは低下している。
配線図
1次から4次までテストしてみた。後段のCRが影響するので1段ずつ増やして測定した。
ノイズはかなり重畳しているが、デジタル歪のガタガタは思ったほど出ていない。
1次
2次
3次
4次
次数を増やしてもノイズは大して取れていない。比較して出力レベルの低下と波形のなまり方が目立つ感じだ。
電流→電圧変換する部分でLPFをかけてみる。
PSoC 4 Pioneer Kitを使ったDCOの出力部は下図の通りになっている。
R_1(1kΩ)に電流を流して電流電圧変換を行っているが、R_1とOpamp_IV_Conv(Voltage Follwer)の間にLPFを入れてみた。
配線図
1次
2次
3次
4次
こちらでもノイズは取れる。波形はなまるが出力レベルは低下しない。
PSoC DCO:
https://github.com/ryood/PSoC4_DCO/tree/master/PSoC/PSoC4_DCO_for_NucleoF401RE_Interrupt_Test.cydsn
Nucleo Sequencer:
https://developer.mbed.org/users/ryood/code/SpiSequenceSender_Test/
メモ：
2ms間隔のSPI信号と思われるスパイクノイズはとれない。
0 件のコメント:
コメントを投稿