シミュレーション回路図
定数は以前実験した回路のもの(エミッタ接地、エミッタフォロワ)だが、エミッタ接地(Q2)のコレクタ出力をACカップリングせずにエミッタフォロワ(Q1)のベース入力にそのまま直結している。
電圧増幅は約3倍で、負荷が500Ω程度で出力がクリップすることが予想される。
入出力
入力は0.6Vp-p(AD9833の出力を想定)の単電源波形のサイン波。負荷抵抗を100Ω~500Ωでパラメータ解析してみた。
シミュレーションでは100Ωのとき(緑色)は出力がクリップし、200Ω以上では振幅が少し小さくなっているもののクリップはしていない。
エミッタフォロワ単体では4Vp-pの入力で実験していたが、0.6Vp-pの入力を電圧増幅段のエミッタ接地回路で約3倍に増幅すると1.6Vp-p(概算では0.6Vp-p × 3 = 約1.8Vp-p)に振幅が小さくなっているので、高負荷でもクリップしにくくなっているんだと思う。
クリップしない場合の増幅率は1.6Vp-p / 0.6Vp-p ≒ 2.7倍。
エミッタフォロワのベース電位
エミッタフォロワのQ2のベース電位は約3.5Vで、ここでは信号はクリップしていない。概算だと1段目のエミッタ接地回路のコレクタ電流=エミッタ電流を1mA流すことにしているので、Vbの電位は9V - (1mA × 6kΩ) = 3V。
振幅は、ベース電位でもだいたい4.3V - 2.7V ≒ 1.6Vp-pになっている。
エミッタフォロワのエミッタ電位
エミッタフォロワのエミッタ電位は約2.75Vでベース電位より約0.75V低くなっている。ベース電位はクリップしていなかったが、エミッタ電位は負荷が100Ω(緑色)の時クリップしている。
周波数特性
AC解析してみると、負荷が500Ω(マゼンタ)の時、-3dBのポイントは低域で30Hz弱、高域で300kHz強になっている。エミッタ接地単体の時は7MHz付近になっていたので、かなり帯域が制限されている。
また、30MHz以上でかえって減衰が少なくなっている。何が影響しているのかは不明。実験で確認しようにもこんな高い周波数の測定環境は作れません(@@;
ステップ応答
100kHz/1Vp-pの矩形波を入力、負荷抵抗を1kΩにしてシミュレーションしてみた。
エミッタフォロワ、エミッタ接地の実験と比べてかなりいびつな波形になって電位が負側に0.6V偏っている。
次回は実験編の予定です。
0 件のコメント:
コメントを投稿