DIGITAL_INのWAVE_OUTからAVRで生成したナマの矩形波を受け取る
R3とJP5に接続する1kΩ/BのPOTで最大1/2に分圧し、POTで出力レベルを調整する
AVRの出力は5V(p-p)なので出力は最大2.5V(p-p)になる
L2、C2のLCR LPF(Rは省略 fc=(だいたい)16MHz)を通してIC2Bのボルテージフォロアでバッファリングして出力
R4は保護用の抵抗だ
回路図下部のIC2AのあたりはVGND(VCC/2)を出力する回路だ
JP1のSW_GND、SW_VGNDの信号でNchのMOS-FETのT1、T2をドライブして
GND、VGNDを切り替える
JP2の出力は
- BUFFERD: LPF+ボルテージフォロアでバッファリングしたもの
- BYPASS: AVRの出力をレベル調整したもの
- GND_OUT: GNDまたはVGND
基本的にはJP2のP1、P3を矩形波出力として使い、ノイズレベルより波形の急峻さを優先したい場合はJP2のP2、P3を矩形波出力として使う
JP3をショートすればLPFを通したあとIC2Bのバッファをバイパスできる
基板設計図
はんだづけする前に部品を並べてチェックして写真に撮るようにしている
はんだづけしている時に部品の配置で混乱しないようにするためだ
それでも1列間違えた!みたいなミスはしょっちゅうあるけど(^q^;;;;
R7、R8は1/2に分圧するRなので、10本ぐらいLCRメーターでチェックして出来るだけ値の近いものを選んだ
10kΩの設計だが9.905kΩと9.910kΩのを選んだので
(9.910kΩ - 9.905kΩ) / 9.905kΩ = だいたい0.05%5%誤差の抵抗を使っているが分圧にはそれなりに精度は出せると思う
LPFとして使うL2とC2はピンソケットにした
定数変更やC2:オープン L1:ショートでLPFを無効にできる
ケース内配線
9V電池と出力部が干渉しそうなので出力部の基板の右側をあと2列カットしたほうがいいかな?
入出力デバイスはスイッチとミニジャックが出力部の電解コンやピンヘッダとヘタすると干渉しそうなので画像で見てケースの下側に回した方がいいかな?
まあ、なんとか収まりそうだ
最終手段は(やりたくないが)、9V電池を外出し(^q^;;;
0 件のコメント:
コメントを投稿